[TRABAJO_PRÁCTICO_FINAL_CLP_COHORTE_26Co2026]

Generador PWM Configurable por UART


Implementación y Verificación en VHDL sobre Zynq-7000.

Specs Bar

Arty Z7-10 | 125 MHz | 115200 baud 8N1


Espinola Maximiliano, Sottile Victoria

Arquitectura del Sistema



Recepción Asíncrona: Muestreo y Sincronización (UART RX)

Waveform Analysis




125 MHz / 115200 baudios = **1085** ciclos/bit = ≈ **8,68 µs** por bit

Logical Mechanism




Sincronizador: Prevención de metaestabilidad



Verifica 0 lógico en medio bit para evitar falsos arranques

Nota de diseño: La implementación actual no verifica la integridad del bit de stop.

Mecánica UART: Trama 8N1 y Antimetaestabilidad






Reloj Base:
125 MHz

Baud Rate:
115200

Ciclos por bit:
1085 ciclos
(125M / 115200)


Antimetaestabilidad

Señal rx asíncrona filtrada por un sincronizador de 2 flip-flops (rx_sync).




Muestreo Robusto

Detección de START con espera de medio bit (rechazo de ruido). Muestreos subsecuentes espaciados cada 1085 ciclos para capturar el centro exacto (LSB primero).




Handshake TX

Señal busy bloquea al parser hasta liberar la línea.



uart_cmd_parser: Máquina de Estados



Process Logic

Acumulador Matemático

`num_acc = num_acc * 10 + dígito` (Ej. D75 = 0→7→75). Validación de tope (≤ 100).


Señalización (`cfg_valid`)

Pulso limpio de 1 ciclo emitido únicamente en transiciones válidas hacia ST_RESP.

Sincronización TX


Envío byte a byte de respuesta (“OK\r\n” o “ERR\r\n”) condicionado estrictamente a `tx_busy = 0` y `tx_send_reg = 0`.

Traducción de Protocolo ASCII: Command Parser



Síntesis de la Señal Física: Generador PWM

Salida = 1 mientras (counter < threshold)



Parámetros de Configuración

- Frecuencias (period):
  - F1 = 125.000
  - F2 = 12.500
  - F3 = 1.250
- Cálculo Lógico:
  - Threshold = period * duty / 100

✓ Caso Borde: Duty 0% -> Salida siempre 0

✓ Caso Borde: Duty 100% -> Salida siempre 1


Verificación: Simulación del Top Level

1 **Recepción:** Se reciben tramas D, 7, 5, LF vía uart_rx

2 **Recepción:** Se reciben tramas D, 7, 5, LF vía uart_rx

3 **Acción:** La señal pwm_out ajusta su umbral inmediatamente al 75%

4 **Respuesta:** El sistema transmite O, K, CR, LF por uart_tx



2 **Validación:** Parser calcula Duty=75, valida ≤100 y emite pulso cfg_valid

3 **Acción:** La señal pwm_out ajusta su umbral inmediatamente al 75%

4 **Respuesta:** El sistema transmite tramas transmite O, K, CR, LF por uart_tx

Simulación autoverificable en ModelSim a 125 MHz.

Desafíos de Depuración: Límites Físicos del ILA y Memoria BRAM


Fórmula de Uso de Memoria BRAM

Ancho del Bus (61 bits) × Profundidad de Muestreo = Uso de Memoria BRAM

Componentes del Bus: dbg_period, dbg_thresh, dbg_cnt, pwm_out

Ventana capturada: 131 µs

16.384 Muestras



Ventana capturada: 262 µs

32.768 Muestras



⚠ Limitación Física: Un período PWM completo a 1 kHz dura 1000 µs. Supera la capacidad física máxima de la BRAM interna.

✓ Profundidad Final Elegida para Síntesis: 16.384 muestras.

Cierre de Timing a 125 MHz: Optimización Matemática

Implementación Original

```
umbral = (period * duty) / 100
```

Multiplicador y Divisor calculados en un solo ciclo de reloj.

```
Worst Negative Slack (WNS) : -2.749 ns
Total Negative Slac (TNS): -40,837 ns
```

FALLO DE SÍNTESIS

Arquitectura Optimizada


```
umbral = duty * constante_precalculada
```

Divisor eliminado. Cálculo pre-registrado en Flip-Flops y pulso `cfg_valid` retrasado 1 ciclo (**Pipelining**).

```
Restricciones de setup/hold cumplidas
Worst Negative Slack (WNS) 1.113 ns
```

TIMING CERRADO EXITOSAMENTE

Validación en Hardware: Top VIO y Entorno Físico



Vamos a la demostración de funcionamiento en vivo

Gracias por su atención

¿Preguntas?